Універсальні мікропроцесори, застосовувані в ММПС. Мікропроцесори з архітектурою Itanium (IA-64)

ЗМІСТ

ВСТУП

1. УНІВЕРСАЛЬНІ МІКРОПРОЦЕСОРИ, ЗАСТОСОВУВАНІВ ММПС

1.1 Типи архітектур універсальних мікропроцесорів

1.2.Архітектура PENTIUM

1.2.1 Призначення функціональних блоків

1.3 Архітектура PENTIUM MMX

1.4 Архітектура PENTIUM PRO (P6)

2. МІКРОПРОЦЕСОРи з АРХіТЕКТУРОЮ ITANIUM (IA-64)

2.1 Формати та засіб обробки команд

2.2 Структурна схема ITANIUM

2.3 Призначення програмних регістрів

ЛІТЕРАТУРА

ВСТУП

Тема реферату «Універсальні мікропроцесори, застосовувані в ММПС. Мікропроцесори з архітектурою Itanium (IA-64)» з дисципліни «Мультимікропроцесорні системи».

Мультимікропроцесорні системи (ММПС) - це системи, що мають два й більше компонент, які можуть одночасно виконувати команди. Підпорядкованими процесорами можуть бути спецпроцесори, розраховані на виконання певного типу завдання або процесори широкого застосування. Спецпроцесори - співпроцесори, процесори вводу-виводу.

У міру зменшення відносини вартість/продуктивність стає більше економічним застосовувати кілька мікропроцесорів (далі ─ МП), замість одного складного

Крім поліпшення економічних показників системи, мультипроцесорні конфігурації забезпечують кілька позитивних якостей, відсутніх в однопроцесорній конфігурації.

Кілька процесорів краще пристосовуються під вимогу конкретного застосування, крім витрат на непотрібні можливості централізованої системи. Більше того, модульність ММПС дозволяє в міру необхідності вводити додаткові процесори.

У ММПС завдання розподіляються між модулями. При виникненні відмови у системі простіше та дешевше знайти й замінити несправний процесор, чим заміняти (відшукувати) елемент, що відмовив, у складному процесорі.

1. УНІВЕРСАЛЬНІ МІКРОПРОЦЕСОРИ, ЗАСТОСОВУВАНІ В ММПС

1.1 Типи архітектур універсальних мікропроцесорів

Домінуюче положення на ринку мікропроцесорів займають мікропроцесори фірми Intel - 90 % усього виробництва, інші 10 % - RISC процесори. Існують наступні типи архітектур МП:

- архітектура х86 - фірма Intel (Pentium P5,P6, P-PRO, P-MMX), фірма AMD (K5,K6), фірма CYRIX (M1,M2);

- архітектура PA - фірма HP (PA-8000);

- архітектура ALPHA - фірма DEC (ALPHA 21064, 21164,21164A);

- архітектура SPARS - фірма SUN (лінія SPARS);

- архітектура MIPS - компанія SILICON GRAPHICS (лінія MIPS R-X (R1000));

Ті самі МП використаються в ПЕОМ, робочих станціях і супер-ЕОМ. У двох останніх випадках найчастіше використаються симетричні МП і обчислювальні системи з масовим паралелізмом.

На сьогоднішній день всі основні виробники мікропроцесорів мають приблизно рівні технологічні можливості, тому в боротьбі за основну характеристику (тактова частота) виходить фактор архітектури.

На даний момент часу існують два напрямки розвитку архітектури:

- SPEED DAEMON - досягнення високої продуктивності за рахунок підвищення тактової частоти;

- BRAINIAC - досягнення високої продуктивності за рахунок ускладнення логіки планування обчислень і внутрішньої структури МП. Загальна особливість всіх МП - високошвидкісна обробка 64-розрядних операндів з фіксованою й плаваючою крапкою.

1.2 Архітектура PENTIUM

Малюнок 1. Структура мікропроцесора Pentium 4

Технічні характеристики:

- тактова частота від 60 до 200 Мгц;

- близька до суперскалярної архітектура;

- роздільні К-П даних і команд;

- пророкування переходів;

- високопродуктивні операції із плаваючою крапкою;

- удосконалена 64-розрядна шина даних;

- наявність засобів забезпечення цілісності даних;

- SL-технології із засобами керування;

- підтримка багатопроцесорності;

- підтримка різних розмірів сторінок пам'яті;

- моніторинг продуктивності.

Суперскалярна організація (виконання декількох команд за один такт) здійснюється за рахунок двох конвеєрів.

Подвійний конвеєр Pentium виконує целочислені команди в п'ять етапів:

- передвиборка;

- декодування 1;

- декодування 2;

- виконання;

- запис результатів.

При цьому кілька команд можуть перебувати на різних етапах виконання (конвеєри залежні, тобто при зупинці одного, зупиняється й другий ).

мікропроцесор pentium itanium

1.2.1 Призначення функціональних блоків

К-П частково асоціативна з розміром рядка рівним 32 байтам. Буфер TLB перетворить адресу комірки зовнішньої пам'яті у відповідну адресу даних у К-П. К-П даних використає метод зворотного запису й протокол MESI. Наявність блока предсказування переходів - перший тип МП із такою характеристикою. Виконання твердження переходів здійснюється через буфер BTB і два буфери попередньої вибірки. Перший буфер - для попередньої вибірки команд у припущенні, що переходу немає. Другий буфер – під час передвиборки використується буфер BTB, у якому зберігається вміст при виконанні переходу. Підтримуються й вкладені цикли, тому що BTB зберігає кілька адрес переходів і до 256 результатів переходів.

Операції із плаваючою крапкою

Блок операцій із плаваючою крапкою розташований усередині кристала й використовує складні 8-рівневі конвеєри й внутрішні функції. Більшість команд із плаваючою крапкою починають виконуватися в одному

Внимание, отключите Adblock

Вы посетили наш сайт со включенным блокировщиком рекламы!
Ссылка для скачивания станет доступной сразу после отключения Adblock!

Скачать